En este trabajo se presenta la implementación digital del algoritmo de modulación de Sünter-Clare, para un convertidor matricial de tres hilos de 7.5 kVA. Este algoritmo es usado para calcular los ciclos de trabajo en un convertidor matricial 3x3, con lo que se generan tensiones de salida con amplitud y frecuencia constantes. El algoritmo de modulación de Sünter-Clare recalcula los tiempos y trayectorias de conmutación cada período de muestreo, con el objetivo de compensar las variaciones de amplitud y de frecuencia de las tensiones de entrada. Este algoritmo se ejecuta en cada muestreo y está en función de la tensión trifásica de entrada y de la tensión de referencia de salida, resultando adecuado para controles en lazo cerrado, cuando las señales de amplitud y de frecuencia de las tensiones de entrada son variables en el tiempo, como ocurre en los sistemas de generación de energía eléctrica a velocidad variable, que utilizan la energía del viento como fuente primaria de energía. El sistema de control para el trabajo experimental, además de la tarjeta del convertidor matricial, está compuesto por una tarjeta de arreglos de compuertas programable (FPGA) y por un procesador digital de señales (DSP) con una tarjeta de interfaz gráfica.
This paper presents the direct and easy way to implement digitally a Sünter-Clare modulation algorithm for a 7.5 KVA, three-wires, matrix converter. This modulation algorithm is used to calculate 3x3 matrix converter duty cycles to produce constant output voltage and frequency signals. The Sünter-Clare modulation algorithm recalculates switching patterns and switching times every sampling period in order to compensate the input voltage and frequency variations. This algorithm is defined in terms of the three-phase input and the output reference voltages at each sampling instant and is convenient for closed loop operations when the input voltage and frequency are variable in time as in the variable speed wind generation system. The experimental control setup is comprised of a field programmable gate array board, a digital signal processor and a graphics interface board.
Altun and Sünter, 2003, Arevalo et al., 2010, Barater et al., 2013, Burany, 1989, Bucknall and Ciaramella, 2010, Chai et al., 2016, Cardenas et al., 2014, Casadei et al., 2002, Empringham et al., 1998, Guo et al., 2014, Gupta et al., 2014, Hongwu et al., 2009, Huber et al., 1992, Hyosung and Seung-Ki, 2009, Jayasinghe and Vilathgamuwa, 2011, Kolar et al., 2002, Kouro et al., 2009, Lee et al., 2010, Lillo and de, 2006, Nguyen and Lee, 2016, Oyama et al., 1989, Pinto and Silva, 2001, Prabhakar et al., 2014, Ratanapanachote et al., 2006, Reyes et al., 2008, Robles et al., 2015, Rodriguez et al., 2016, Rodriguez et al., 2012, Roy and April, 1989, Sun et al., 2007, Sun et al., 2016, Vargas et al., 2010, Venturini, 1980, Wheeler, 1999, Wheeler et al., 2002, Wheeler et al., 2004, Yamasaki et al., 2012 and Yoon and Sul, 2006.